Contact us | Sitemap | English
       
 
Design (RTL)
Frontend
Backend
 
About u

아르고는 개발 단계에서 풍부한 경험과 기술력을 바탕으로 단기간의 개발기간과 최적의 Chip Size를 제공함으로써 고객의 경쟁력을 확보해 드립니다.

Platform Design   Logic Verification   FPGA Prototyping   IP (Co-work)

아르고는 Architecture전문 개발자를 보유하여 ARM7/ARM9/ARM11/Cortex/Tensilica등의 CPU Core를 사용하는 SoC와 AMBA/AXI Bus Platform 설계를 제공하고 있습니다.

 
gototop
 
Platform Design   Logic Verification   FPGA Prototyping   IP (Co-work)

개발하는 Chip의 복잡도가 증가함에 따라 Verification은 중요한 Issue로 부각되고 있습니다. 또한 Verification은 개발일정에서 점점 더 많은 시간을 필요하고 더 많은 Resource를 사용하고 있습니다.

아르고는 고객의 성공적인 Chip 개발을 위하여 Chip과 해당 Chip의 Specification에 대한 Functional Verification Service를 제공하고 있습니다. 당사에서는 일반적으로 사용되는 아래의 방법들을 사용하여 고객의 Chip에 대한 Verification Service를 제공해 드립니다.

RTL Lint
  • RTL Syntax Check
  • Design Rule Check
  • CDC (Clock Domain Crossing) Check

Dynamic Simulation
  • Test Bench를 사용한 Simulation
  • Functional Verification에 적합

Formal Verification
  • Equivalence Check
  • SVA (System Verilog Assertion)
  • PSL (Property Specification Language)
 
gototop
 
Platform Design   Logic Verification   FPGA Prototyping   IP (Co-work)

아르고는 고객의 칩을 위한 완벽한 FPGA Prototyping 서비스를 지원합니다. 고객의 디자인을 실제 Chip으로 생산하기 이전에 FPGA에 Porting하여 보다 빠르고 완벽하게 검증하는 서비스 입니다.

FPGA Platform
  • SoC 설계를 위한 Platform
  • 미리 검증된 Platform에 사용자 회로를 추가한 후 검증된 절차를 걸쳐 SoC를 설계하는 방법
  • ARM7/ARM9/ARM11/Cortex A/R/M 또는 Xtensa 코어 사용 가능
  • 대용량 FPGA를 사용하여 대용량의 Logic과 유연한 I/O 구조

H/W Platform
  • 검증된 IP 제공
  • AMBA/AXI Interface 제공
  • Multi Master & Multi Slave 구조

S/W Platform
  • H/W Diagnostic Application 제공
  • 다양한 Application Firmware
  • 주변 장치 디바이스 드라이버

FPGA 보드

 
gototop
 
Platform Design   Logic Verification   FPGA Prototyping   IP (Co-work)

아르고는 고객의 성공적인 제품 개발을 위하여 IP 및 SoC 설계기술을 지원하며, 고객의 한정된 자원과 일정으로 제품 개발을 완료 할 수 있도록 개발 과정의 많은 부분에 참여합니다. 또한 신제품 개발에 따른 위험요소들을 사전에 제거할 수 있도록 지원해 드립니다.

 
gototop
 
주식회사 아르고  TEL : 031)713-0607  FAX : 031)713-0207  e-mail : support@argosys.co.kr
Copyright ⓒ ARGO Co.,LTD. All rights reserved.